ATN3580 系列(lie)衰減(jian)(jian)器(qi)芯片(pian)在高(gao)電阻率硅芯片(pian)上集(ji)成了薄(bo)膜(mo)電阻器(qi),以實現(xian)衰減(jian)(jian)、緊密平(ping)坦(tan)度和高(gao)達 40 GHz 的回波損耗(hao)。該設計采用平(ping)衡 TEE 電阻結構,以確保(bao)寬(kuan)帶寬(kuan)性能。與傳統(tong)的厚(hou)膜(mo)印刷衰減(jian)(jian)器(qi)相比(bi),薄(bo)膜(mo)技術提供了改進的功率處理能力。所有 ATN3580 衰減(jian)(jian)器(qi)芯片(pian)都指定了它們在 DC 下的衰減(jian)(jian)。此外,晶圓探針樣品(pin)測試進行到 40 GHz,以確保(bao)滿足平(ping)坦(tan)度規范。